MIPI D-PHY的接收端容限测试

除了对于D-PHY设备的发送的信号质量有要求以外，MIPI协会还规定了对于接收端的容限要求，D-PHY的CTS规定的接收端的测试项目主要包含以下几个部分。

(1)LP信号电平和时序的判决容限(GROUP1:LP-RXVOLTAGEANDTIMINGREQUIREMENTS):其中包含了被测件对于LP信号高电平、低电平的判决阈值和容限对于脉冲宽度的判决容限测试等。(TestIDs:2.1.1，2.1.22.1.3,2.1.4,2.1.5.2.1.6，2.1.7，2.1.8)

(2)LP状态下的指令时序判决容限(GROUP2:LP-RXBEHAVIORALREQUIREMENTS):其中包含了被测件在LP状态下对于初始化、唤醒、Escape模式切换指令时序的判决容限测试等。(TestIDs:2.2.1，2.2.2,2.2.3，2.2.4，2.2.5,2.2.6,2.2.7，2.2.8) MIPI-DSI从机接口电路主要包括4个模块:物理传输层模块、通道管理层模块、协议层模块以及应用层模块;湖南MIPI测试检查

终端电阻的校准，需要通过如图3所示的RTUN模块来实现。它的原理是利用片外精细电阻对片内电阻进行校准。基准电路产生的基准电压vba(1.2V)经过buffer在片外6.04K电阻上产生电流，用同样大小的电流ires流经片内电阻产生电压与rex-tv(1.2V)进行比较，观察比较器的输出。通过setrd来控制W这三个开关，从000到111扫描，再从111到000扫描，改变片内电阻大小，观察比较器输出cmpout信号的变化，从而得到使得片内电阻接近6.04K的控制字。图2中的比较器终端电阻采用与该模块相同类型的电阻，以及成比例的电阻关系。当RTUN模块完成校准后，得到的控制字setrd同时控制比较器的终端电阻，从而使得比较器终端电阻接近100欧姆。湖南MIPI测试检查什么是mipi一致性测试；

2，MIPI协议的主要应用领域

2.5G、3G手机、PDA、PMP、手持多媒体设备

3，目前应用为成熟的两个接口CSI(CameraSerialInterface)一个位于处理器和显示模组之间的高速串行接口DSI(DisplaySerialInterface)一个位于处理器和摄像模组之间的高速串行接口。

4，DSI分层结构DSI分四层，

对应D-PHY、DSI、DCS规范、分层结构图如下：

?PHY定义了传输媒介，输入/输出电路和和时钟和信号机制。

?LaneManagement层：发送和收集数据流到每条lane。

?LowLevelProtocol层：定义了如何组帧和解析以及错误检测等。

?Application层：描述高层编码和解析数据流。

国际移动行业处理器(MIPI)联盟日前正式发布了针对移动电话的显示器串行接口规范(DisplaySerialInterfaceSpecification，DSI)。DSI基于MIPI的高速、低功率可扩展串行互联的D-PHY物理层规范。

基于SLVS的物理层支持高达1Gbps的数据速率，同时产生极小的噪声。基于D-PHY技术，DSI增加了功能以满足移动设备显示子系统的需要，包括低功率模式、双向通信、16、18和24位像素的本国语言支持，并具备单一接口驱动4块显示屏的能力，以及对缓冲和非缓冲面板的支持。 Global Operation的测试；

2，MIPID-PHY测试项目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value MIPI-DSI接口电路构架;湖南MIPI测试检查

MIPI接口高速接收电路设计；湖南MIPI测试检查

通道管理层:包括时钟切换模块和数据融合电路，时钟切换模块主要为数据处理逻辑提供时钟信号，高速接收时提供主机发送过来并进行四分频后的时钟，低功耗传输时提供数据通道0总线异或而来的同步时钟，TA传输时则提供本地时钟作为电路的同步时钟。数据融合模块则将物理传输层输出的数据进行融合，并进行多级缓存，以备协议层进行数据的ECC、CRC检测及数据解码操作。

协议层:对数据进行ECC和CRC检测，并进行数据包的解码，输出相应的控制信号，若检测到MIPI协议所规定的底层协议错误，则标志相应的错误标志，在TA传输则进行数据包的编码发送到物理传输层。

应用层:根据协议层数据包解码结果，若是高速的图像数据，则将数据转换成DPI格式输出，若是低功耗数据或命令，则将数据转换成DBI格式输出。 湖南MIPI测试检查